74ls373有什么功能？
373为三态输出的八 D 透明锁存器，共有 54S373 和 74LS373 两种线路
结构型式，其主要电器特性的典型值如下(不同厂家具体值有差别)：
型号 TPD PD
54S373/74S373 7ns 525mW
54LS373/74LS373 17ns 120mW
373 的输出端 O0~O7 可直接与总线相连。
当三态允许控制端 OE 为低电平时，Q0～Q7为正常逻辑状态，可用来驱动负载或总线。当 OE 为高电平时，Q0～Q7 呈高阻态，即不驱动总线，也不为总线的负载，但锁存器内部的逻辑操作不受影响。
当锁存允许端 LE 为高电平时，Q 随数据 D 而变。当 LE 为低电平时，D 被锁存在已建立的数据电平。当 LE 端施密特触发器的输入滞后作用，使交流和直流噪声抗扰度被改善 400mV。
74LS373的工作原理是什么？
74LS373的工作原理：1、1 脚是输出使能(OE),是低电平有效,当1 脚是高电平时,不管输入3、4、7、8、13、14、 17、18 如何,也不管11 脚(锁存控制端,G)如何,输出2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、 15(Q5)、16(Q6)、19(Q7)全部呈现高阻状态(或者叫浮空状态); 2、当1 脚是低电平时,只要11 脚(锁存控制端,G)上出现一个下降沿,输出2(Q0)、5(Q1)、 6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)立即呈现输入脚3、4、7、8、13、14、17、 18 的状态。锁存端 LE 由高变低时，输出端 8 位信息被锁存，直到 LE 端再次有效。当三态门使能 信号OE 为低电平时，三态门导通，允许Q0~Q7 输出，OE 为高电平时，输出悬空。扩展资料：1、74LS373简介：74LS373是三态输出的八D锁存器，共有54S373和74LS373两种线路。373 的输出端 Q0～Q7 可直接与总线相连。当锁存允许端LE为高电平时，Q 随数据D而变。当LE为低电平时，D 被锁存在已建立的数据电平。当LE端施密特触发器的输入滞后作用，使交流和直流噪声抗扰度被改 400mV。2、产品说明：结构型式，其主要电气特性的典型值如下(不同厂家具体值有差别)：型号 TPD PD54S373/74S373 7ns 525mW54LS373/74LS373 17ns 120mW当三态允许控制端 OE 为低电平时，Q0～Q7为正常逻辑状态，可用来驱动负载或总线。当 OE 为高电平时，Q0～Q7 呈高阻态，既不驱动总线，也不为总线的负载，但锁存器内部的逻辑操作不受影响。参考资料来源：百度百科-74LS373
P0口既连接74ls373又连接74ls244，数据输出时会不会搞乱？
怎么说呢.这个问题其实满简单的.P0口就是连接P1口的P1口呢就是连接P0口的.不知道你懂了没..是不是很难理解那我举个例子/.就象你上床为了什么?对啊当然为了睡觉!总不见的打灰机吧!看~~~~灰机.不好意思偏题了我门继续.那前面个例子你说会不会搞乱当然不会拉..所以 总结:
P0口既连接74ls373又连接74ls244，数据输出时会不会搞乱？ 是不会高乱的....ARE YOU DONG????
不是很确定.我也不大清楚.大概吧
proteus中的74LS373引脚怎么连接
74LS373为三态输出的八 D 锁存器，共有 54S373 和 74LS373 两种线路。是一种常见的8输入端8输出端的锁存器。74LS373 的引脚图见下：GND接地，VCC接5V直流电源（这两个图上没画，实际芯片上一定有这两个引脚）D0~D7为芯片的数据接口，也是芯片的输入端，一般外接开关按钮或其他芯片的输出端。Q1~Q7为芯片的输出接口，也就是芯片的输出端，简单电路一般外接小灯泡显示结果，复杂电路需要将输出端外接下一个芯片。OE 三态允许控制端，当OE为低电平时，将信号从输入端D0~D7放入，否则将信号置0。LE为锁存器开关，当LE为高电平时，芯片具有锁存功能，外来信号不会改变输出结果。
如何使用74LS373锁存器实现数码管动态显示
实验箱用起来方便多了，I/O口多，板也大，扩展多~你可以看看实验箱上有没锁存器或是三极管这类型的驱动电路~ 没有的话也简单，用杜邦线把连接起来，结合面包板，插上锁存器或三极管，再按照郭天祥的编程案例，便可实现，不是很难~电子的路很长呢，但当自己做出东西时是非常兴奋的，我虽只接触一年多，但也学到了不少东西~祝你早日成功，学有所成！
